Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 | 31 |
Tags
- 함수
- Signal Processing
- C 언어
- Report
- 창원대
- matlab
- 영상신호처리
- dev-c++
- 55호관
- VHDL
- 엑셀
- excel
- 소스코드
- fpga
- source code
- quartus II
- C language
- CATIA
- Headphone
- 충무로
- photograph
- C언어
- 신호처리
- Travel
- pspice
- 디지털시계
- 연습문제
- c++
- 수업자료
- 사진
- Today
- 52
- Total
- 168,932
목록VHDL (5)
JellyJay
앞서 " 2010/06/07 - [▶ CIE/FPGA기반 디지털시스템] - 디지털 시계 만들기 (1) - 개요 "에서 설계하고자 하는 디지털 시계의 개략적인 기능에 대해 설명해 보았다. 알람 기능이 포함되어있지 않은 현재 상태에서 총 4개의 모듈(MasterSelect, DigitalClock, TimerLogic, SegmentDisplay)이 디지털 시계를 구성하고 있는 것을 확인 할 수 있었다. 여기서는 디저털 시계를 구성하고 있는 MasterSelect 모듈이 잘 설계되어서 정상 동작을 하는지 확인하는 시뮬레이션을 수행해보려고 한다. Quartus 또는 MaxPlus를 써본 사람이라면 어렵지 않게 수행할 수 있다. Quartus에서 시뮬레이션은 기본적으로 Functional 모드와 Timing 모..
past/CIE
2010. 6. 8. 11:48