past/CIE



■ Source Code..

-- 시작.
-- file name : if_switch_test.vhd

entity if_switch_test is
port ( CLK, RST : in bit;
       LED_out : out bit_vector(3 downto 0);
    Count_out : out integer range 0 to 15);
end;

architecture Main_Program of if_switch_test is
  signal counted : integer range 0 to 15;
begin
 
  CP_Counter : process (RST,CLK)
  begin
  if (RST='1') then
  counted <= 0;
  elsif (CLK'Event and CLK='1') then
  counted <= counted +1;
  end if;
  end process;

  Data_out : process (counted)
  begin
  case counted is
    when 0 to 3 =>
      LED_out <= "0001";
    when 4 to 7 =>
      LED_out <= "0010";
    when 8 to 11 =>
   LED_out <= "0100";
    when others =>
      LED_out <= "1000";
  end case;
  end process;
 
Count_out <= counted;

end;

-- 끝.


■ 소스 코드 작성 후..
    일단 compile을 해서 error없는지 확인. 저장.

■ 그 후 아래 그림과 같이..
    Block Diagram / Schematic File 새 문서를 만든다.





■ 파일을 생성하고 나면 이름을 정해주고 빈 파일을 저장한다.

■ 그리고 처음에 만들어서 컴파일 했던 소스코드가 있는 창을 다시 열고..
    File > Creat / Update에 있는 2번째.. Symbol만들기를 선택해서 심볼을 만든다.




■ 그 후.. Block Diagram으로 다시 돌아가서..
   그 Block Diagram 파일이 현재 프로젝트의 Top-entity가 되도록 Set 해주어야한다.




■ top entity를 바꾼 뒤라면, 필요한 요소들을 불러서 블록다이어그램을 만들어주면 되는데..
   빈 화면을 더블클릭하면 Symbol들을 불러오는 창을 열 수 있다.




■ 위의 그림처럼 창을 열어서 심볼들을 찾아 자리를 잡고, 선들을 연결하면 되는데..
   선 연결시 주의점은 Bus의 연결만을 주의하면 된다.

   이번 레포트에 필요한 심볼은 클락을 만들어주는 클락발진기(?)와 입출력 포트이다.

   클락발진기는..
   megafunction >> IO >> altpll 을 선택하면 세팅 후 사용할 수 있고

   입력 / 출력 포트는..
   primitives >> pin 으로 들어가면 찾을 수 있다.

   이 부분에 대한 상세한 설명 및 사진들은 수업 때 사용한 "실습보드설명.pdf" 파일에 있으므로..
   아래에 다시 첨부하니 참고 바란다.






'past > CIE' 카테고리의 다른 글

마지막 컴퓨터 언어 레포트..  (0) 2008.12.13
Assignment LLL(Linear Linked List)  (0) 2008.12.09
연습.13-2  (0) 2008.12.01
【 VHDL 】11월 12일 수업 과제..  (0) 2008.11.13
연습 12-2.  (0) 2008.11.10
연습 11-1.  (0) 2008.11.05
연습 9-1.  (0) 2008.10.22
【 VHDL 】다음 시간까지 준비 할 것..[10/15]..  (0) 2008.10.15
0 0